지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부는 14일, IC 설계 및 검증 프로세서 자동 무오류 솔루션인 ‘캘리버 디자인인핸서(Calibre® DesignEnhancer)’를 출시한다고 밝혔다. 캘리버 디자인인핸서는 IC, 배치 및 배선(P&R), 풀 커스텀 설계 팀이 '캘리버(Calibre) 자동 무오류(CBC: correct-by-construction)' 설계 레이아웃을 IC 설계 및 검증 프로세스의 초기단계에서 자동으로 보정함으로써 생산성을 획기적으로 향상시키고 설계 품질을 높이며 타임투마켓을 단축할 수 있다.

새로운 Calibre DesignEnhancer 툴은 업계 최고 수준인 지멘스의 IC 물리검증용 Calibre® nmPlatform을 위한 일련의 '초기 검증' 툴 중 최신 제품이다. 커스텀 및 디지털 설계 팀이 설계를 신속정확하게 최적화해 전압(IR) 강하 및 전자이동(EM) 문제를 완화시키거나 없앰으로써 물리검증 준비 상태를 향상시킬 수 있도록 해준다. 또한 IC 설계 및 구현 단계에서 자동화된 레이아웃 최적화 기능을 지원하여 고객이 “DRC-clean” 설계를 테이프아웃 단계에 보다 빠르게 제공하면서도 설계의 제조성과 회로의 신뢰성을 향상시킬 수 있도록 지원한다.

ST마이크로일렉트로닉스의 R&D 부문 시니어 디렉터인 피에르 루이지 롤랜디(Pier Luigi Rolandi)는 “Calibre DesignEnhancer 솔루션은 IC 설계 프로세스를 '초기 검증'하려는 우리의 지속적인 노력, 예컨대 사양에서 벗어난 저항이나 IR 강하 문제를 해결하는 데 있어서 매우 중요한 것으로 입증되었다”라고 말했다.

엔지니어들은 IC 설계에 대해 물리적 검증을 수행하기 전에 전통적으로 써드파티 P&R 툴을 이용해 제조공정 최적화 설계(DFM)를 통합시켜 왔다. 이를 위해서는 다수의 시간 소모적인 실행을 통해 “DRC-clean” 솔루션으로 수렴해야 할 경우가 많았다. 하지만 지멘스의 새로운 Calibre DesignEnhancer 툴을 사용해 설계 팀은 턴어라운드 시간을 크게 단축시키고 EM/IR 문제를 줄이면서도 물리 검증을 위한 레이아웃을 준비할 수 있다.

Calibre DesignEnhancer 툴이 현재 제공하고 있는 사용 모델은 다음의 세 가지이다.

· 비아(VIA) 수정 모델은 레이아웃을 자동으로 분석하고 최대 100만 개 이상의 Calibre-clean 자동 무오류 비아를 삽입하여 비아 저항이 EM/IR 및 신뢰성에 미치는 영향을 줄여준다. 이러한 수정은 레이아웃과 사인오프 설계 규칙에 대한 철저한 이해를 바탕으로 하므로, 비아 삽입은 고객이 성능이나 면적 지표에 영향을 미치지 않고도 전력 목표를 달성하도록 도와줄 수 있다.

· 전원/접지 향상 모델은 레이아웃을 자동으로 분석하고 공간이 있는 트랙에 Calibre nmDRC-clean 비아와 인터커넥트를 삽입하여 병렬 작동 기능을 생성한다. 이는 전원/접지 구조물의 저항을 낮추고 전력 그리드와 관련된 IR 및 EM 문제를 줄일 수 있다. Calibre DesignEnhancer 툴을 사용하는 고객은 IR 강하 문제를 최대 90퍼센트까지 줄일 수 있었다.

· 필러 셀(filler cell) 삽입 모델은 물리검증의 준비에 필요한 디커플링 캐패시터(DCAP)와 필러 셀의 삽입을 최적화한다. 기존의 P&R 필러 셀 삽입 프로세스를 대체하여 보다 나은 결과품질(QoR)과 최대 10배 빠른 런타임을 제공할 수 있도록 지원한다.